Chiplet คืออะไร? เมื่อการสร้างชิปให้ใหญ่ขึ้นไม่ใช่คำตอบเดียวของการเพิ่มประสิทธิภาพ นี่อาจเป็นจุดเปลี่ยนที่ทำให้ “ชิปแห่งอนาคต” ไม่ได้หมายถึงชิปเพียงชิ้นเดียวอีกต่อไป แต่คือระบบที่ประกอบขึ้นจากชิปหลายตัวที่ทำงานร่วมกัน
การพัฒนาชิปในช่วงหลายทศวรรษที่ผ่านมาเดินหน้าไปตามแนวคิดว่า “ทำให้ทรานซิสเตอร์เล็กลงและใส่ให้ได้มากขึ้นบนชิปหนึ่งชิ้น” แต่เมื่อชิปมีขนาดใหญ่และซับซ้อนขึ้นเรื่อย ๆ โดยเฉพาะจากความต้องการของ AI การสร้างทุกอย่างไว้บน Silicon Die เดียวเริ่มมีข้อจำกัดมากขึ้น ทั้งด้านต้นทุน การผลิต ขนาดของ Die และการใช้พลังงาน
แนวคิด Chiplet จึงเข้ามาเปลี่ยนวิธีการออกแบบชิป จากการสร้างชิปขนาดใหญ่เพียงชิ้นเดียว ไปสู่การนำชิปย่อยหลายตัวที่แต่ละตัวรับผิดชอบงานเฉพาะ มาประกอบรวมกันในแพ็กเกจเดียว จนทำหน้าที่เสมือนเป็นชิปตัวเดียว แนวทางนี้กำลังกลายเป็นหนึ่งในเทคโนโลยีสำคัญของ CPU, GPU และ AI Accelerator รุ่นใหม่
Chiplet คืออะไร?
Chiplet คือแนวคิดการออกแบบชิปแบบแยกส่วน โดยแทนที่จะสร้างทุกฟังก์ชันลงบน Silicon Die ขนาดใหญ่เพียงชิ้นเดียว ผู้ผลิตจะแบ่งระบบออกเป็น Die หรือ Chiplet หลายตัว แต่ละตัวรับผิดชอบหน้าที่แตกต่างกัน แล้วเชื่อมต่อทั้งหมดเข้าด้วยกันภายในแพ็กเกจเดียว ตัวอย่างเช่น Chiplet หนึ่งอาจทำหน้าที่เป็น CPU Core อีกตัวเป็น Cache อีกตัวเป็น I/O และในระบบ AI อาจมี Compute Chiplet, Memory Interface และ Accelerator ทำงานร่วมกันเป็นระบบเดียว
จุดสำคัญคือ Chiplet ไม่ได้หมายถึงแค่ “การตัดชิปใหญ่ให้เป็นชิปเล็ก” แต่เป็นการ ออกแบบระบบใหม่ตั้งแต่ต้นให้สามารถประกอบจากชิ้นส่วนหลายประเภทได้ ทำให้ผู้ผลิตสามารถเลือกจำนวนและประเภทของ Chiplet ให้เหมาะกับผลิตภัณฑ์แต่ละรุ่นได้ ตัวอย่างที่เห็นชัดคือ AMD ซึ่งใช้แนวคิดนี้กับ CPU และ GPU อย่างต่อเนื่อง ขณะที่ AMD CDNA รุ่นใหม่แบ่งหน้าที่ด้าน Compute, Cache, Memory และ I/O ออกเป็นส่วนต่าง ๆ แล้วนำมารวมกันในแพ็กเกจเดียว
หากเปรียบเทียบให้เห็นภาพ ชิปแบบเดิมเหมือน การสร้างบ้านหลังใหญ่ที่ทุกอย่างอยู่ในอาคารเดียว แต่ Chiplet เปรียบเสมือนการสร้างเมืองที่มีอาคารหลายหลัง แต่ละอาคารมีหน้าที่เฉพาะ และมีระบบถนนความเร็วสูงเชื่อมต่อถึงกัน เมื่อรวมทั้งหมดเข้าด้วยกัน ผู้ใช้ปลายทางอาจมองเห็นเป็น “เมืองเดียว” หรือในกรณีของชิปก็คือ “โปรเซสเซอร์หนึ่งตัว” ทั้งที่ภายในประกอบด้วย Die หลายตัว
ทำไมต้องเปลี่ยนจากชิปชิ้นเดียว?
เหตุผลสำคัญคือ การสร้าง Die ขนาดใหญ่มากขึ้นเรื่อย ๆ ไม่ได้ทำให้ต้นทุนและประสิทธิภาพดีขึ้นตามสัดส่วนเสมอไป ยิ่ง Die มีพื้นที่มาก โอกาสที่ defect จะเกิดขึ้นในพื้นที่ใดพื้นที่หนึ่งก็เพิ่มขึ้น และถ้า defect เกิดขึ้นใน Die แบบ Monolithic ก็อาจทำให้ชิปทั้งชิ้นไม่สามารถใช้งานได้ ในทางกลับกัน การแบ่งระบบออกเป็น Die ขนาดเล็กช่วยให้ผู้ผลิตสามารถคัดเลือกและนำ Die ที่ผ่านการทดสอบมาประกอบเป็นระบบได้อย่างยืดหยุ่นมากขึ้น
อีกข้อจำกัดคือ Reticle Limit ซึ่งเป็นข้อจำกัดด้านขนาดพื้นที่ที่เครื่อง Lithography สามารถสร้างลวดลายของชิปได้ในหนึ่งครั้ง เมื่อระบบประมวลผลต้องการพื้นที่ Silicon มากกว่าขนาดที่ Die เดียวสามารถรองรับได้ การนำหลาย Chiplet มาประกอบกันจึงเป็นวิธีหนึ่งในการสร้างระบบที่มีพื้นที่ Silicon รวมกันใหญ่กว่า Die เดี่ยวได้ Intel ระบุว่า Advanced Packaging สามารถช่วยขยายขนาดระบบออกไปไกลกว่าข้อจำกัดของ Reticle ได้ ขณะที่ UCIe Consortium ก็ชี้ว่า Chiplet สามารถทำให้พื้นที่ Silicon รวมของระบบเกินขนาดสูงสุดของ Die แบบ Monolithic ได้
นอกจากนี้ Chiplet ยังช่วยให้ผู้ผลิต นำชิ้นส่วนเดิมกลับมาใช้ซ้ำ ได้ หากมี Compute Chiplet ที่ออกแบบมาดีแล้ว ผู้ผลิตอาจนำ Chiplet ชุดเดียวกันไปสร้างผลิตภัณฑ์หลายระดับ เพียงเปลี่ยนจำนวน Chiplet หรือจับคู่กับ I/O และ Memory ที่แตกต่างกัน ทำให้ลดเวลาในการพัฒนาผลิตภัณฑ์ใหม่ และสามารถสร้าง Product Line ได้หลากหลายมากขึ้น
นี่จึงทำให้ Chiplet ไม่ได้ตอบโจทย์เพียงเรื่อง “ผลิตชิปให้ถูกลง” แต่ยังตอบโจทย์เรื่อง Scalability และ Product Flexibility ซึ่งมีความสำคัญมากขึ้นเมื่อระบบ AI ต้องการประสิทธิภาพที่แตกต่างกันตั้งแต่ Edge Device ไปจนถึง Data Center ขนาดใหญ่
จุดเด่นคือ “เลือกเทคโนโลยีให้เหมาะกับแต่ละส่วน”
หนึ่งในข้อได้เปรียบที่สำคัญที่สุดของ Chiplet คือ แต่ละส่วนของชิปไม่จำเป็นต้องผลิตด้วย Process Node เดียวกัน เพราะวงจรแต่ละประเภทมีความต้องการไม่เหมือนกัน
ตัวอย่างเช่น CPU Core ซึ่งต้องการประสิทธิภาพและประสิทธิภาพด้านพลังงานสูง อาจเลือกใช้ Process Node ที่ทันสมัยที่สุด แต่ I/O บางประเภทไม่ได้รับประโยชน์มากนักจากการใช้ Node ใหม่ล่าสุด และอาจต้องการแรงดันไฟหรือคุณสมบัติทางไฟฟ้าที่แตกต่างออกไป ดังนั้นการผลิต I/O ด้วยเทคโนโลยีการผลิตรุ่นที่ผ่านการพิสูจน์แล้ว ซึ่งมีต้นทุนต่ำกว่าและให้ผลผลิตที่เสถียรกว่า จึงอาจเหมาะสมกว่าการใช้เทคโนโลยีการผลิตรุ่นใหม่ล่าสุด
แนวทางนี้เกิดขึ้นจริงในระบบ Chiplet ของ AMD เช่น AMD EPYC รุ่นหนึ่งที่ใช้ Compute Chiplet บนกระบวนการผลิต 5nm ขณะที่ I/O Die ใช้ 6nm เนื่องจากวงจร I/O ไม่ได้รับประโยชน์จากการลดขนาดเทคโนโลยีการผลิตมากเท่ากับวงจรประมวลผล การใช้เทคโนโลยีการผลิตรุ่นก่อนหน้าที่มีต้นทุนต่ำกว่า จึงอาจเหมาะสมทั้งในด้านต้นทุนและการออกแบบ
ผลที่ตามมาคือผู้ผลิตสามารถใช้ เทคโนโลยีที่เหมาะกับงานแต่ละประเภท แทนการบังคับให้ทุกส่วนใช้เทคโนโลยีเดียวกันทั้งหมด นอกจากนี้ยังช่วยให้สามารถผสม Chiplet ที่มีขนาด ฟังก์ชัน และเทคโนโลยีการผลิตต่างกันภายในระบบเดียวกันได้ TSMC เองอธิบายแนวทาง SoIC ว่าสามารถรวม Known Good Dies ที่มีขนาด ฟังก์ชัน และ Process Node แตกต่างกันเข้าด้วยกันได้
แนวคิดนี้ยิ่งมีความสำคัญในยุค AI เพราะ AI Accelerator ไม่ได้ต้องการเพียง Compute อย่างเดียว แต่ต้องการ Memory Bandwidth, Cache, I/O และ Interconnect จำนวนมหาศาล ดังนั้นการออกแบบระบบโดยแบ่งแต่ละฟังก์ชันออกเป็น Chiplet จึงเปิดโอกาสให้ผู้ผลิต Optimize แต่ละส่วนแยกกัน ก่อนนำทุกอย่างมาประกอบเป็นระบบเดียว
Advanced Packaging และ UCIe คือกุญแจสำคัญ
เมื่อเปลี่ยนจากชิปชิ้นเดียวมาเป็น Chiplet หลายตัว ปัญหาใหม่ก็เกิดขึ้นทันที นั่นคือ “จะทำให้ Chiplet เหล่านี้สื่อสารกันอย่างไร?” เพราะประสิทธิภาพของระบบไม่ได้ขึ้นอยู่กับความเร็วของแต่ละ Chiplet เพียงอย่างเดียว แต่ขึ้นอยู่กับความเร็วในการส่งข้อมูลระหว่าง Chiplet ด้วย
นี่ทำให้ Advanced Packaging กลายเป็นส่วนสำคัญของสถาปัตยกรรมชิปยุคใหม่ เทคโนโลยีอย่าง Intel EMIB และ Foveros สามารถเชื่อมต่อ Chiplet ในแนวราบหรือซ้อนกันในแนวตั้ง ขณะที่ TSMC มีเทคโนโลยีอย่าง SoIC และ CoWoS สำหรับการรวมชิปและหน่วยความจำความเร็วสูงเข้าไว้ในระบบเดียวกัน
TSMC ระบุว่า SoIC สามารถสร้างการเชื่อมต่อระหว่าง Die ที่มีความหนาแน่นสูง และการเชื่อมต่อระยะสั้นช่วยเพิ่ม Bandwidth ลดพลังงานและลด Latency เมื่อเทียบกับแนวทางการเชื่อมต่อที่อยู่ห่างกันมากกว่า ขณะที่ Intel ใช้ EMIB เพื่อเชื่อม Chiplet ผ่าน Silicon Bridge และใช้ Foveros สำหรับการซ้อน Chiplet ในแนวตั้ง
อีกเทคโนโลยีสำคัญคือ UCIe หรือ Universal Chiplet Interconnect Express ซึ่งพยายามสร้างมาตรฐานกลางสำหรับการสื่อสารระหว่าง Chiplet หาก Chiplet จากผู้ผลิตต่าง ๆ สามารถใช้มาตรฐานเดียวกันได้ ก็มีโอกาสเกิด Ecosystem ที่ผู้ผลิตสามารถนำ Chiplet จากหลายแหล่งมาใช้งานร่วมกันได้ง่ายขึ้น
UCIe 3.0 ซึ่งเป็นมาตรฐานรุ่นปัจจุบัน เพิ่มอัตราการส่งข้อมูลเป็น 48 GT/s และ 64 GT/s จาก 32 GT/s ใน UCIe 2.0 พร้อมความสามารถด้าน Power Management, Sideband และการจัดการระบบที่ดีขึ้น
ดังนั้นอนาคตของ Chiplet จึงไม่ได้ขึ้นอยู่กับตัว Chiplet เพียงอย่างเดียว แต่เป็นการแข่งขันกันทั้ง Chiplet + Interconnect + Advanced Packaging + Software/Management เพราะทุกองค์ประกอบต้องทำงานร่วมกันจึงจะทำให้หลาย Die ทำหน้าที่เสมือนเป็นระบบเดียวได้
อนาคตของ CPU/GPU อาจเป็น “ระบบที่ประกอบจากชิป”
เมื่อมองไปข้างหน้า สิ่งที่น่าสนใจที่สุดของ Chiplet คือมันอาจทำให้คำว่า “ชิป” เปลี่ยนความหมายไปจากเดิม จากที่เราเคยมอง CPU หรือ GPU เป็น Silicon Die ขนาดใหญ่เพียงชิ้นเดียว อนาคตอาจมองมันเป็น System-in-Package ที่ประกอบด้วย Chiplet จำนวนมาก
ตัวอย่างที่เกิดขึ้นจริงในปัจจุบันคือ AMD Instinct MI455X ซึ่งใช้ Compute Chiplet จำนวน 8 ตัว ร่วมกับ I/O Die, Fabric และ Cache Die และ HBM4 จำนวน 12 Stack โดย AMD ระบุว่าระบบดังกล่าวมี HBM4 รวม 432GB และ Bandwidth สูงสุด 23.3 TB/s ทั้งหมดถูกนำมาประกอบเป็นระบบเดียวสำหรับงาน AI และ HPC
นี่สะท้อนให้เห็นว่าการเพิ่มประสิทธิภาพของ AI Accelerator ไม่ได้เกิดจากการทำ Compute Die ให้ใหญ่ขึ้นเพียงอย่างเดียว แต่ต้อง เพิ่ม Compute + Memory + Cache + I/O + Interconnect ไปพร้อมกัน และ Chiplet ทำให้ผู้ผลิตสามารถจัดการแต่ละส่วนแยกกันแล้วนำมารวมเป็นระบบขนาดใหญ่ได้
Intel ก็เดินหน้าในทิศทางเดียวกัน โดยเทคโนโลยี EMIB 3.5D ผสมผสานการเชื่อมต่อแบบ 2.5D กับการซ้อน Chiplet แบบ 3D และถูกนำมาใช้กับ Data Center GPU Max Series ซึ่ง Intel ระบุว่าระบบดังกล่าวมีมากกว่า 100 พันล้านทรานซิสเตอร์, Active Tiles มากกว่า 47 ตัว และใช้ Process Node มากกว่า 5 แบบภายในแพ็กเกจเดียว
แน่นอนว่า Chiplet ยังมีความท้าทาย ทั้งต้นทุนของ Advanced Packaging ความซับซ้อนในการออกแบบ การทดสอบ การจัดการความร้อน และพลังงานที่ใช้ในการสื่อสารระหว่าง Die ดังนั้นไม่ได้หมายความว่าชิปแบบ Monolithic จะหายไปทั้งหมด แต่สำหรับระบบที่ต้องการประสิทธิภาพสูงและมีความซับซ้อนมากขึ้น โดยเฉพาะ AI และ HPC แนวทางแบบ Chiplet กำลังมีความสำคัญเพิ่มขึ้นอย่างชัดเจน
สุดท้ายแล้ว สิ่งที่ Chiplet กำลังเปลี่ยนแปลงอาจไม่ใช่แค่ วิธีสร้าง CPU หรือ GPU แต่คือวิธีคิดเกี่ยวกับการออกแบบคอมพิวเตอร์ทั้งระบบ จากเดิมที่คำถามคือ “จะสร้างชิปหนึ่งชิ้นให้ใหญ่และเร็วขึ้นได้อย่างไร?” กำลังกลายเป็น “จะนำชิปหลายตัวมาประกอบและทำให้ทำงานร่วมกันได้อย่างมีประสิทธิภาพที่สุดได้อย่างไร?” และเมื่อ Advanced Packaging, 3D Stacking และมาตรฐานอย่าง UCIe พัฒนาต่อไป อนาคตของชิปอาจไม่ใช่การสร้าง “ชิปที่ใหญ่ที่สุด” แต่เป็นการสร้าง “ระบบที่ประกอบจาก Chiplet ได้ฉลาดที่สุด”
อ้างอิง 3dfabric.tsmc.com intel.com amd.com uciexpress.org และ cove amd.com
อ่านบทความและข่าวอื่นๆเพิ่มเติมได้ที่ it24hrs.com
Chiplet คืออะไร? ทำไมมันคือสถาปัตยกรรมของชิปในอนาคต
อย่าลืมกดติดตามอัพเดตข่าวสาร ทิปเทคนิคดีๆกันนะคะ Please follow us
Youtube it24hrs
Twitter it24hrs
Tiktok it24hrs
facebook it24hrs
ติดต่อโฆษณา [email protected] โทร 080234502
